Världsledaren på kontraktstillverkning av chip, Taiwan Semiconductor Manufacturing Co. (TSMC) är ohotad etta vad gäller både orderingång såväl som rörelsemarginal. Bolaget är också i full färd med under 2022 att sjösätta storskalig tillverkning på processen N3, i folkmun 3 nanometer – men väljer redan nu att tala om dess efterföljare, N2.
TSMC:s N2 kommer bli en helt ny process som inte har några släktband till exempel N3 – och kommer bland annat utöka användningen av EUV-litografi och införa vad som internt hos bolaget kallas nanosheet-transistorer. Det nya namnet till trots är en transistor av nanosheet-typ vad som i branschen sedan tidigare har benämnts som GAAFET, gate all-around field effect transistor – som bland annat Samsung har som dragplåster i sin 3 nm-familj.
Som namnet antyder omgärdar nanosheet eller GAAFET transistorns kanal med grinden, där fördelarna inkluderar bättre kontroll av drivströmmen med markant lägre strömläckage samt möjligheten att anpassa kanalens bredd för antingen hög verkningsgrad eller maximal prestanda. TSMC talar i N2 om en prestandaökning i häraden 10–15 procent gentemot N3E vid samma effekt, eller en minskad strömförbrukning om hela 25–30 procent.
Med start processen N3E talar TSMC också öppet om framsteg i transistordensitet istället för att utelämna analys av den till spekulation. N3E väntas gå i massproduktion under mitten av år 2023, och packar transistorer 1,3 gånger tätare än dagens N5. Efterföljaren N2 står inte för en lika dramatisk ökning i densitet, 1,1 gånger ställt mot N3E, men TSMC räknar transistordensitet på en fiktiv krets bestående av 50 procent logik, 30 procent SRAM och 20 procent analoga delar – och SRAM är numera svårt att krympa ytterligare.
TSMC väntas stå redo att massproducera N2 med sina nanosheet-transistorer under 2025 års senare hälft. Ungefär samtidigt väntas bolaget ha en densitet-fokuserad variant av N3 i produktion vid namn N3S – som i nuläget väntas konkurrera med N2 gällande transistorer per ytenhet.
