IBM premiärvisade under torsdagen en ”revolutionerande transistorarkitektur” som bolaget valt att kalla 7 ångström eller 0,7 nanometer. Det är enligt bolaget premiärvisning av branschens första tillverkningsprocess på mindre än 1 nanometer och uppges vara ett kliv upp i storleksordningen 50 procent gällande prestanda, alternativt 70 procent högre energieffektivitet ställt mot bolagets 2-nanometersprocess som licensierats till bland annat det japanska halvledarhoppet Rapidus.
Huvudnumret i processen är en transistortyp IBM kallar nanostack, vilket kort sammanfattat är GAAFET (Gate-All Around Field Effect Transistor) med ”förskjutna” kanaler som läggs sekventiellt och dessutom kan staplas på varandra. Detta skiljer från den konventionella GAAFET-lösningen där hittills endast kanaler av samma längd staplats inuti enskilda transistorer. Förutom en 50-procentig platsbesparing i kretsarea jämfört med IBM:s 2-nanometersprocess nämner bolaget en annan nyckelsiffra: en 40-procentig skalning i SRAM.
Minnestypen SRAM används i logik till cacheminne och har sedan TSMC:s och Samsungs introduktion av sina respektive 7-nanometersprocesser endast marginellt kunnat krympas. Som exempel krymptes TSMC:s SRAM-bitceller från 0,07 µm2 till 0,027 µm2 från 14 till 7 nanometer – för att sedan dess endast ha krympts till 0,021 µm2 och lämnats orörd sedan övergången till 5 nanometer. Även Intel uppges med sin 1,8-nanometersprocess ha SRAM-celler just 0,021 µm2 stora.
I moderna kretsar med stora mängder cacheminne kan kretsytan upptas till omkring hälften av SRAM-celler. IBM:s utlovade 40-procentiga skalning innebär i praktiken att bolaget sänker höjden på SRAM-cellerna med 40 procent och därtill kan stapla transistorlagrena som utgör cellerna för betydligt högre densitet. I sin sammanfattning av SRAM-cellerna inför 2026 VLSI Symposium är bolaget tydligt med att det gäller en minskning i cellhöjd och inte färdiga celler – men om verkligheten inte kommer i vägen skulle SRAM enligt nanostack-receptet kunna innebära celler med arean 0,0126 µm2, 70 procent högre densitet än dagens lösningar.
Enligt IBM kan processen vara redo för massproduktion inom fem år, och den uppges vara kompatibel med dagens lösningar för halvledarproduktion. Bolaget trycker också på att dess forskningscenter i Albany, New York inom kort är hemvist för litografiutrustning från ASML med EUV-ljuskälla av High NA-typ, och att Lam Research, Tokyo Electron och Screen Semiconductor Solutions hjälpt till att framställa ”fungerande enheter”.
