Kinesiska Huawei hävdar att bolaget till år 2031 kommer ha transistordensitet i klass med 1,4-nanometersprocesser från andra tillverkare som TSMC, Samsung och Intel. Utfästelserna gjordes under IEEE International Symposium on Circuits and Systems i Shanghai och ska ses mot en bakgrund att bolagets halvledardivision Hisilicon i dagsläget står och stampar på 7 nanometer hos SMIC – och att det är Huawei som amerikanska handelsrestriktioner hårdast siktat in sig på.
Under måndagens event i Shanghai menade ledaren för Huaweis affärsenhet för halvledare He Tingbo att Moores lag, som gör gällande att högre prestanda följer dubblerad transistordensitet var 24:e månad, inte längre är aktuell. Istället menar bolaget att Tau (τ) Scaling Law (Taus lag) ska mätas framöver, där fokus ligger på att ”systematiskt förkorta tidskonstanten för att höja prestanda”. För att uppnå kortare signalhanteringstider ska följande åtgärder vidtas, enligt bolagets koncept logic folding:
- At the device level: Optimizing the resistance and parasitic capacitance of transistors and interconnects to minimize the device-level time constant τ at the underlying physical layer
- At the circuit level: Adopting the LogicFolding architecture to break down the physical boundaries of traditional circuit layouts, significantly shortening critical-path wiring, effectively reducing the resistive and capacitive load of signal propagation, and ultimately boosting transistor density and circuit performance
- At the chip level: Employing full-stack coordinated design of software, architecture, and silicon to achieve fine-grained, workload-driven control over instruction and data flows, enhancing system-level parallelism and efficiency, and significantly reducing end-to-end execution time
- At the system level: Redefining interconnect protocols for computing systems with UnifiedBus to achieve unified memory addressing and native memory semantics for SuperPoDs, significantly reducing system communications latency
Logic folding är med andra ord en systemfilosofi som går ut på att ”vika” logik för kortast möjliga signalvägar inuti kretsar. Enligt He har bolaget sedan 2020 designat och massproducerat 381 kretsar vars prestanda mätts enligt τ-lagen, och att kommande Kirin-systemkretsar blir först ut med logic folding-systemtänket under hösten 2026. Detta, enligt Huaweis pressmeddelande, kommer höja kretsarnas prestanda ”betydligt”.
Enligt Huawei väntar sig bolaget år 2031 ha ”high end-kretsar baserade på Taus lag med transistordensitet likvärdig processer med 14 Å (1,4 nanometer)” klara. Detta är samtidigt inte att likställa med transistorer tillverkade på faktiska 1,4-nanometersprocesser, utan i klarspråk säger He och Huawei att de kommer ha kretsar med prestanda i klass med 1,4-nanometersprodukter.
Given all the various constraints, we have found some pretty good solutions… I can confidently say in the coming 10 years our solutions for mobile computing and AI computing will be competitive
– He Tingbo, ordförande Huawei Semiconductor
Detta är också någonting som Reuters låter notera i sin rapportering om Taus lag och logic folding. I samband med IEEE-eventet och Hes tal erkände ingen mindre än hon själv enligt Reuters att bolaget är kiselmässigt på efterkälken. Taus lag och logic folding är exempel på hur kinesiska bolag tvingas vara innovativa för att hänga med i halvledarutvecklingen, precis som bolag som ASML varnat för, men inte heller He själv ser ett Huawei som kan tävla med västvärldens kretsar tillverkningstekniskt de närmsta tio åren.
I vilken klass optimerade kretsar på transistorer som med rätta benämns som 1,4-nanometerskretsar hamnar om de mäts efter Taus lag efter att signalvägar optimerats framgår inte av Huaweis presentation.
