Tidigare i november uttalade sig Burn J. Lin, tidigare chef på TSMC och urfadern till modern litografiteknik, om USA:s handelsrestriktioner mot Kina. Då menade han att tåget har gått vad gäller möjligheterna att stoppa kinesiska halvledartekniska avancemang. Nu utvecklar han sitt resonemang och talar samtidigt om Kinas väg framåt utan nya litografiska verktyg från bolag baserade i västvänligt sinnade nationer.
Burn J. Lin berättar att han redan 2022 förutsåg att kinesiska Semiconductor Manufacturing International Company (SMIC) skulle nå tillverkning av chip på 7 nanometer med DUV-utrustning, precis som TSMC gjorde redan 2018 innan mer avancerad EUV-litografi fanns tillgängligt. Han ser även en väg framåt för Kina och tror på dess förmåga att ta nästa kliv till 5 nanometer, men att tillverkningsprocessen för dessa kretsar blir tidsödande och kostsam.
De litografiska verktygen för tillverkning är USA:s huvudvapen för att stoppa Kinas framfart mot tillverkning i spjutspetsen. Genom att förvägra landets import av maskiner med strålning av typen extreme ultraviolet (EUV) med en våglängd om 13,5 nanometer omöjliggörs, eller i alla fall kraftigt försvåras, möjligheten att krympa transistorer. Trotjänaren deep ultraviolet (DUV) erbjuder en våglängd om 193 nanometer och har därmed inte samma förutsättningar att nå liknande upplösningar som EUV.
Ett sätt att kringgå denna begränsning är användningen av multi patterning, en litografisk teknik som går ut på att dela upp ett komplext mönster till flera enklare. Dessa etsas sedan i sekvens på kiselskivan för att nå högre precision och detaljer. Genom att göra detta i flera steg blir det möjligt att nå ännu finare detaljer och fyra steg (quad patterning) talas det ofta om som en övre gräns till följd av teknikens nackdelar.
Medan multi patterning möjliggör högre upplösningar gör de extra exponeringarna att varje steg i processen drar ut på tiden. Som exempel lyfter Lin att DUV-utrustning kan utföra en exponering med en hastighet om 250 kiselskivor (eng. wafer) per timme. Detta halveras till 125 med två exponeringar, drygt 62 med tre exponeringar och så vidare. Av detta skäl är tekniker i 28-nanometersklassen där en exponering räcker den mest kostnadseffektiva, vilket även är varför fabriker för den tekniken byggs i stor skala jämte mer avancerade med tillverkning om 5 nanometer eller mer avancerade.
Förutom de extra litografiska stegen måste de masker vilka strålningen passerar riktas mycket precist för att få till det enhetliga mönster som eftersträvas. En mindre felinriktning medför ett negativt utfall sett till yield och därmed även prestanda, det vill säga hur hög spänning som krävs för att nå en viss klockfrekvens eller för den delen ens kunna nå de frekvensmål som satts för en kretsdesign.
Gällande Kina ser Lin framför sig att landets inhemska aktörer likt SMIC kan nå 5 nanometer med multi patterning om fyra steg och tillägger att sex steg är teoretiskt möjligt med DUV för att nå än mer avancerad tillverkning. Dessa extra steg skulle dock innebära inte enbart låg yield utan även riktigt långa ledtider och låga tillverkningsvolymer när fabrikerna behöver mer tid för varje kiselskiva.
Istället för att använda multi patterning in absurdum blickar Lin mot chiplet-designer för att nå högre hastigheter och energieffektivitet genom avancerade paketeringstekniker, där kretsar antingen placeras bredvid varandra (2.5D) eller på höjden (3D). I denna kontext talar han inte uteslutande om Kina utan även aktörer som har tillgång till EUV-verktyg, då det kommer krävas multi patterning även med dessa för att nå mindre geometrier. Med andra ord blir kostnaderna för höga för att fortsatt eftersträva allt mindre transistorer.
Avslutningsvis konstaterar Lin att halvledarverktyg inte enbart innefattar litografi, utan är en lång kedja av andra verktyg och material. Att försöka knoppa av Kina som är en stor leverantör av mycket från världen är minst sagt en utmaning, varför han anser att USA och Kina istället bör samarbeta på området. USA skulle istället för att titta på Kina blicka inåt och bibehålla vad Lin beskriver som ett ledarskap inom chipdesign.
