Om allt går Intels väg återtar bolaget år 2024 den tillverkningstekniska ledartröjan från TSMC. Detta genom introduktionen av Intel 20A (2 nanometer), som utöver den självklara krympningen av transistorer blir bolagets första med Gate-All-Around Field Effect Transistor (GAAFET) och Backside Power Delivery (BSPD) – RibbonFET respektive PowerVia på Intel-språk. Det blir med andra ord tre betydelsefulla nyheter i samma handvändning.
Inför 2023 Symposium on VLSI Technology and Circuits publicerar Intel detaljer kring PowerVia, som syftar till att flytta strömförsörjningen till baksidan av kiselskivan. Traditionellt har detta delat utrymme på ovansidan med transistorsignalerna, något som blir ett allt större problem när vi rör oss mot mindre geometrier. Förutom att båda delar måste konkurrera om allt mindre utrymme ökar resistans, kapacitans och spänningsfall, något Intel och på sikt även resten av industrin behöver mildra med Backside Power Delivery.
PowerVia is a major milestone in our aggressive ‘five nodes in four years’ strategy and on our path to achieving a trillion transistors in a package in 2030. Using a trial process node and subsequent test chip enabled us to de-risk backside power for our leading process nodes, placing Intel a node ahead of competitors in bringing backside power delivery to market.
– Ben Sell, Intels Vice President of Technology Development
Att introducera flera nya tekniker på samma gång är riskabelt och för att inte upprepa misstagen med 10 nanometer som försenades med flera år har Intel valt att först testa tekniken på en mindre avancerad variant. Det handlar om en experimentell upplaga av Intel 4 (4 nanometer) med PowerVia, som inte kommer lanseras i några faktiska produkter utan enbart är tänkt som en testplattform. Intel talar samtidigt om att de utvecklade en variant av Intel 20A utan PowerVia, som skulle kunna användas utifall de inte fick till Backside Power Delivery med testplattformen.
För att demonstrera tekniken har Intel tagit fram en bit kisel med kodnamnet ”Blue Sky Creek”. Kretsen i fråga mäter in på nätta 4 × 8,3 mm (33,2 mm²) och har fyra E-Core-kärnor av arkitekturen Crestmont, som tar plats i processorfamiljen ”Meteor Lake” senare under året, och prestandamålet som sattes var 3,0 GHz med en spänning om 1,1 V. Likt tillverkningstekniken är även denna krets en testplattform för PowerVia och kommer inte kommersialiseras.
Med PowerVia talar Intel om betydande fördelar med Blue Sky Creek, när den jämförs med samma arkitektur tillverkad på ordinarie Intel 4 utan PowerVia. Spänningsfallet reduceras med cirka 30 procent och som konsekvens av att högre spänning når transistorerna tjänar de 6 procent i ökad klockfrekvens. Därtill talar Intel om att de kunnat öka utnyttjandegraden av kretsens yta, vilket kommer till följd av att ledningsbanor och strömförsörjning inte behöver konkurrera om utrymme ovanpå transistorerna.
Tillverkningen inleds i vanlig ordning med det mest komplexa M0-lagret för transistorerna och detta byggs sedan gradvis på med mindre komplexa lager ovanpå, som bland annat innehåller ledningsbanorna. Därefter roterar de kiselskivan och slipar bort så gott som allt kisel till de kommer ned till transistorlagret, varpå de bygger på metallager för strömförsörjning – PowerVia.
En intressant detalj är att kiselskivan slipas ned till den grad att den blir för bräcklig att hantera, varför de etsar fast en bärande kiselskiva på ovansidan. I tillverkningsprocessens slutskede slipas även denna skiva ned, men kvar blir ofrånkomligt ett något tjockare lager kisel ovanför transistorerna än vad som varit normalt traditionellt. På pappret påverkar detta värmeöverföringen negativt och blir en utmaning – något Intel medger – men menar att de lyckats mildra med nya tekniker för värmeavledning i kislet.
Förutom ovanstående extra steg medför processen att implementera PowerVia fler metallager. Med Intel 4 används 15 metallager och ett omfördelningslager (eng. redistribution layer) på ovansidan, medan Intel 4 med PowerVia har 14 metallager på ovansidan, 4 metallager på undersidan och ett omfördelningslager. Fler steg är ofrånkomligt dyrare, men även detta mildras till viss del då varje metallager är mindre komplext att tillverka.
Vad gäller just komplexitet låter Intel meddela att de har bra yield på Intel 4 med PowerVia, som ligger på samma nivå som Intel 4 utan PowerVia för ett halvår sedan. Hur mycket det beror på PowerVia i sig eller det faktum att utvecklingen av specialnoden inleddes efter originalet framgår inte, men sannolikt är det en kombination av båda.
Intel själva ser PowerVia som ett lika stort genombrott som när de introducerade strained silicon på 90 nanometer 2002, Hafnium-baserad High-K Metal Gate på 45 nanometer 2007 och FinFET på 22 nanometer 2012. Likt de gångerna ser Intel även ut att hinna före resten av marknaden med ett antal år.
När Samsung introducerade sin 3-nanometersteknik 2022 blev de först ut med GAAFET-transistorer, men de saknar ännu BSPD och har inte kommunicerat när det är något de tänkt producera. TSMC å sin sida introducerar GAAFET, något de kallar Nanosheet, först 2025 med 2 nanometer och möter upp med BSPD först med en senare variant i slutet av 2026 eller början av 2027.
Först ut att använda PowerVia blir Intel själva, då Intel 20A primärt är tänkt som en teknik för internt bruk. Tekniken ska gå in i produktion redan under 2024 års första hälft, vilket om det blir av bör innebära faktiska produkter på marknaden senare samma år. Intel 18A, vilken är den teknik som är ämnad potentiella kunder, går in i produktion redan ett halvår senare och bygger då vidare på Intel 20A.
