Lanseringen av Huaweis telefon Mate 60 Pro, med en systemkrets (SoC) på 7 nanometer från Semiconductor Manufacturing Company International (SMIC), har väckt frågetecken om äktheten om SMIC:s tekniska framsteg och inte minst dess geopolitiska konsekvenser. Den här analysen går på djupet om vad SMIC lyckats åstadkomma och belyser teknikens dimensioner, finesser, utmaningar och framtidsutsikter.
SMIC appears to have a serviceable first generation 7nm process now with a reasonable prospect to get to second generation 7nm/6nm in the near futures. 5nm and 3nm while theoretically possible would be highly constrained and expensive process versions if pursued due to the lack of EUV.
– Scotten Jones, SemiWiki
Centralt i debatten kring SMIC:s 7-nanometersteknik är huruvida den verkligen kvalificerar sig som 7 nanometer jämfört med konkurrerande noder med samma beteckning. Parametrar som Fin Pitch (FP), Contacted Poly Pitch (CPP) och Metal 2 Pitch (M2P) granskas noggrant. Bolagets FP är större än TSMC:s 10-nanometersteknik, men matchar denna sett till CPP och M2P. Detta gör en jämförbar klassificering komplex.
Med sin teknik introducerar SMIC funktioner för Design Technology Co-Optimization (DTCO), vilket är ovanligt för en traditionell 10-nanometersprocess. SMIC:s spårhöjd är smalare än den hos motsvarande teknik från TSMC och Samsung, och mer i linje med deras 7 nanometer. Dessa egenskaper bidrar till den nyanserade utvärderingen av SMIC:s tekniska position.
SMIC:s högdensitetsbibliotek ligger på imponerande 89 miljoner transistorer per kvadratmillimeter (mm2), i likhet med Samsungs och TSMC:s 7-nanometerstekniker. Detta tyder på att tekniken från SMIC är mer i linje med kategorin 7 nanometer, även om debatten om dess dimensioner fortsätter. Värt att påpeka är att SMIC använder större CPP-dimensioner, vilket kan ha varit en nödvändighet till följd av potentiella prestandamässiga utmaningar.
Det talas ofta om utmaningarna SMIC står inför då EUV-maskiner (extreme ultraviolet) inte finns tillgängliga i Kina. USA:s handelsrestriktioner för leveranser av sagda litografiska maskiner begränsar SMIC:s möjligheter att uppnå spjutspetsen. Bolagets resa mot tekniska framsteg bortom 7 nanometer möter till följd av detta betydande hinder och utmaningar.
Self-Aligned Multi Pattering vid tillverkning
Vid tillverkning av avancerade halvledare är det viktigt att ta itu med de utmaningar som noder under 5 nanometer och tätare metallager innebär. För att övervinna dessa hinder kan SMIC överväga alternativa tekniker som Atomic Layer Deposition (ALD) och Direct Self-Assembly (DSA).
ALD utmärker sig genom sin precision vid deponering av tunna filmer, vilket gör det möjligt att skapa ultratunna etsningsmasker, distanser och extra kontroll över kritiska dimensioner. Å andra sidan utnyttjar DSA materialens självorganiserande egenskaper för att skapa fördefinierade mönster, som effektivt delar upp pitch-storlekar och förenklar litografiska masker.
Genom att integrera ALD och DSA i tillverkningsprocesser för halvledare är det möjligt att förbättra egenskaperna hos immersionslitografi och möjliggöra mindre, mer komplexa noder, utan att behöva använda EUV. Även om dessa tekniker kräver mer forskning är de lovande för att hjälpa samtliga halvledartillverkare att utveckla sin teknik och förbli konkurrenskraftiga. Detta gäller inte minst SMIC som idag inte kan anskaffa sig maskiner för EUV-litografi.
Tillsammans med tekniker för Self-Aligned Multi Pattering (SAMP), såsom Self-Aligned Double Patterning (SADP), Quadruple Patterning (SAQP) och Litho-Etch-Litho-Etch (SALELE) ger dessa alternativ SMIC en rad möjligheter för att hantera komplexiteten i halvledartillverkning, vilket kommer att forma Kinas framtida avancerade produktion.
Möjligheterna med Nanoimprint Lithography för storskalig produktion
Nanoimprint Lithography (NIL) erbjuder potential för högvolymsproduktion (HVM) med en upplösning under 10 nanometer, vilket skulle revolutionera halvledartillverkningen. TEL och Canon har visat kapaciteten hos NIL för upplösningar under 10 nanometer, vilket gör den lämplig för flera generationer av minnen med en enda litografisk mask. Utmaningar som Edge Placement Error (EPE) hanteras med precisionstekniker som Quasi-Atom Layer Etch (Quasi-ALE). För att uppnå aggressiva skalningsmål är överlagringsnoggrannhet och hantering av Dimension Uniformity (CDU) avgörande. Enkelheten hos NIL och kostnadseffektiviteten gör den till en lovande utmanare, med pågående utveckling för att förfina dessa integration i halvledartillverkning.
Framtiden för SMIC och Kina
Vägen framåt för SMIC kan innebära alternativa tekniker som ALD, DSA och NIL, vilka erbjuder potential för högvolymsproduktion med en upplösning under 10 nanometer.
Genom att behärska och integrera dessa tekniker i halvledartillverkningen kan man potentiellt utöka möjligheterna med immersionslitografi och hantera mindre noder, utan att vara beroende av EUV-maskiner. Även om ytterligare forskning är nödvändig på dessa områden erbjuder teknikerna potentiella vägar framåt för SMIC att vidareutveckla och bibehålla sin konkurrenskraft. Dessa strategier, tillsammans med tekniker för SAMP, kommer att påverka framtiden för avancerad kretstillverkning i Kina bortom 7 nanometer.
För att sammanfatta frågan om framtida kinesiska avancemang är svaret – det beror på. Hur länge kommer Kina ha tillgång även till traditionell immersionslitografi? Kommer OEM-tillverkare få fortsätta att exportera ALD och annan processteknik som Kina behöver? Vad blir kostnaden för högre komplexitet och ytterligare masker som krävs för SAQP? Är Huaweis begränsade efterfrågan på chip, i jämförelse med Apple och andra stora aktörer hos TSMC och Samsung, värd kostnaderna för forskning och utveckling? Eller är det här kostnader som kommer täckas av kinesiska staten, jämte subventioner för fabriksutbyggnad?
